AMD का EPYC Venice पहला 2nm सर्वर चिप — 256 कोर और 1.6 TB/s मेमोरी बैंडविड्थ

सेमीकंडक्टर उद्योग ने 22 जुलाई को एक नया मील का पत्थर पार कर लिया। AMD ने अपने Advancing AI 2026 इवेंट में घोषणा की कि EPYC Venice — इसके सर्वर CPU लाइन की छठी पीढ़ी, जो Zen 6 आर्किटेक्चर पर बनी है — TSMC की 2nm प्रोसेस नोड पर बड़े पैमाने पर उत्पादन में प्रवेश कर रही है। इससे पहले 2nm पर कोई भी हाई-परफॉर्मेंस कंप्यूटिंग चिप नहीं आई है। Venice पहली है।

हेडलाइन कॉन्फ़िगरेशन आठ Core Complex Dies में 256 कोर और 512 थ्रेड्स प्रदान करता है, जिनमें से प्रत्येक में 32 Zen 6 कोर हैं — पिछले CCD डिज़ाइन की तुलना में कोर डेंसिटी में 33% की वृद्धि। यह प्लेटफ़ॉर्म 16 मेमोरी चैनलों के साथ एक नया SP7 सॉकेट पेश करता है, जो कुल बैंडविड्थ को 1.6 TB/s तक ले जाता है — यह पिछली Turin पीढ़ी के 614 GB/s से लगभग तीन गुना अधिक है। PCIe Gen 6 64 Gbps पर और पाँचवीं पीढ़ी का Infinity Fabric इंटरकनेक्ट स्टैक को पूरा करता है।

TSMC का 2nm नोड FinFET से GAA (गेट-ऑल-अराउंड) नैनोशीट ट्रांजिस्टर में छलांग लगाता है — एक संरचनात्मक बदलाव जिसे TSMC समान पावर एनवेलप पर 10 से 15% अधिक प्रदर्शन, या समकक्ष प्रदर्शन पर 25 से 30% कम बिजली और 15% अधिक ट्रांजिस्टर डेंसिटी के रूप में रेट करता है। AMD का अपना बेंचमार्क दावा Turin के Zen 5 कोर की तुलना में 70% CPU थ्रूपुट सुधार का है। AI इन्फ्रेंस वर्कलोड में, AMD 256-कोर टियर पर NVIDIA के प्रतिस्पर्धी Vera प्लेटफ़ॉर्म की तुलना में 2.2 गुना थ्रूपुट का दावा कर रहा है।

Venice चार प्रोडक्ट लाइनों में आता है। फ्लैगशिप EPYC 9006 SP7 256-कोर Agentic AI पार्ट है जिसमें 5 GHz बूस्ट और 128 PCIe Gen6 लेन हैं। EPYC 9006X SP7 अधिकतम 96 कोर पर है लेकिन 5.15 GHz पर चलता है और प्रति कोर तीन गुना L3 कैश के साथ आता है — यह HPC और सिमुलेशन वर्कलोड को लक्षित करता है जहाँ लेटेंसी, रॉ पैरेललिज़्म से अधिक मायने रखती है। एक SP8 लाइन एज और पावर-कंस्ट्रेंड डिप्लॉयमेंट्स को 8 से 128 कोर के साथ कवर करती है। चौथा SKU, EPYC 9006 LP Verano, रैक-स्केल AI चेसिस के लिए LPDDR5X मेमोरी और 112 Gbps CPU-to-GPU बैंडविड्थ लेकर आता है।

फ्लैगशिप SKU में कुल L3 कैश 1,152 MB 3D V-Cache तक पहुँचता है — यह आंकड़ा AI मॉडल लेयर्स के लिए प्रासंगिक हो जाता है जिन्हें DRAM पर लौटने के बजाय ऑन-डाई रखा जा सकता है। AMD ने किसी भी Venice वेरिएंट की कीमत का खुलासा नहीं किया है। क्लाउड प्रदाताओं और OEMs से स्वतंत्र रूप से उपलब्धता विंडो की घोषणा करने की उम्मीद है, जिसमें कई प्रमुख हाइपरस्केलर्स पहले से ही शुरुआती ग्राहकों के रूप में पुष्टि कर चुके हैं।

प्रतिस्पर्धी संदर्भ भी मायने रखता है। Intel की अगली Granite Rapids-D पीढ़ी अभी भी Intel 18A पर है, जो इस तरह के उत्पाद के लिए आवश्यक पैमाने पर वॉल्यूम यील्ड से अभी भी महीनों दूर है। NVIDIA का Vera और Grace के साथ अपने स्वयं के CPU सिलिकॉन की ओर बदलाव का मतलब है कि GPU विक्रेता अब CPU सॉकेट में भी एक सीधा प्रतियोगी बन गया है। Venice इन दोनों विकल्पों के तुलनीय उत्पादन पैमाने पर पहुँचने से पहले आता है, जो ऐतिहासिक रूप से 12 से 18 महीने आगे के क्लाउड खरीद चक्रों में जीत दर में तब्दील होता है।

AI वर्कलोड ऑपरेटरों के लिए, मेमोरी बैंडविड्थ का आंकड़ा सबसे अधिक प्रासंगिक है। बड़े पैमाने पर ट्रेनिंग और इन्फ्रेंस मुख्य रूप से बैंडविड्थ-कंस्ट्रेंड ऑपरेशन हैं, और प्रति रैक नोड प्रभावी बैंडविड्थ को दोगुना करने से प्रति-टोकन लागत के गणित में एक मापने योग्य तरीके से बदलाव आता है। क्लाउड ऑपरेटर जो CPU बाधाओं की भरपाई के लिए आंशिक रूप से बड़े GPU रिज़र्वेशन रख रहे थे, उनके पास अब एक वैकल्पिक रास्ता है। वह गणित अगले दो खरीद सीज़न में अपने आप सुलझ जाएगा।

टैग: AMD, EPYC Venice, HPC, Zen 6, सर्वर प्रोसेसर